宝塔服务器面板，一键全能部署及管理，送你10850元礼包，点我领取

到目前为止,在分析MOS的结构时,我们引人了各种简化假设,其中有些在许多模拟电路中是不成立的。在这一节,我们将介绍后续电路分析中不可缺少的三个二级效应。在亚微米器件中出现的其它现象将在第16章中学习。

衬偏效应

1.衬偏效应
在很多情况下，源极和衬底的电位并不相同。对NMOS管而言，衬底通常接电路的最低电位，有VBS≤0；对PMOS管而言，衬底通常接电路的最高电位，有VBS≥0。这时，MOS管的阈值电压将随其源极和衬底之间电位的不同而发生变化。这一效应称为“背栅效应”。
①阈值电压升高（主要的）
MOSFET在出现沟道（反型层）以后，虽然沟道下面的耗尽层厚度达到了最大（这时，栅极电压即使再增大，耗尽层厚度也不会再增大）；但是，衬偏电压是直接加在源-衬底之间的反向电压，它可以使场感应结的耗尽层厚度进一步展宽，并引起其中的空间电荷面密度增加，从而导致器件的阈值电压VT升高。而阈值电压的升高又将进一步影响到器件的Ids及其整个的性能，例如栅极跨导降低等。衬底掺杂浓度越高，衬偏电压所引起的空间电荷面密度的增加就越多，则衬偏效应就越显著。例如，p阱-CMOS中的n-MOSFET，它的衬偏效应就要比p-MOSFET的严重得多。